PAT-NO:

Ĺ

JP410104315A

DOCUMENT-IDENTIFIER: JP 10104315 A

TITLE:

DEVICE AND METHOD FOR INSPECTING

SEMICONDUCTOR

INTEGRATED CIRCUIT

PUBN-DATE:

April 24, 1998

INVENTOR-INFORMATION:

NAME

IIDA, MASAKI

ASSIGNEE-INFORMATION:

NAME NEC CORP COUNTRY

N/A

APPL-NO:

JP08257180

APPL-DATE:

September 27, 1996

INT-CL (IPC): G01R031/28, G06F011/22

ABSTRACT:

PROBLEM TO BE SOLVED: To decrease test-program forming manhours and control

manhours by controlling the contents of a main test program by the

identification codes described in a secondary test program in correspondence

with each process, and collecting the inspection contents over the entire

processes into one test program.

SOLUTION: In a main test program, the applying signal waveform conditions, inspection conditions and the like for a semiconductor integrated circuit under

09/05/2003, EAST Version: 1.04.0000

test are described as the describing part. Identification codes are imparted to the respective lead parts of the describing part. In a secondary test program, the identification codes are described in correspondence with the contants of the inspection. When the wafer inspection is performed, the main test program stored in a test program memory (B) 113 is disassembled for every identification code unit, and the program is sequentially executed. The main test program, which is common for the entire process, and the secondary program in correspondence with only the identification code in conformity with the inspection contents are described, and the programs are made to be unified for every process. Thus, the total amount of the test programs for one product is decreased.

COPYRIGHT: (C) 1998, JPO

(19)日本国特許庁(J P)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平10-104315

(43)公開日 平成10年(1998) 4月24日

Н

(51)	Int	CL°
------	-----	-----

識別配号

310

FΙ

G01R 31/28

G06F 11/22

G01R 31/28

G06F 11/22

310A

審查謝求 有 謝求項の数7 OL (全 8 頁)

(21)出願番号

(22)出顧日

特額平8-257180

平成8年(1996) 9月27日

(71)出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 飯田 正樹

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 半導体集積回路検査装置およびその検査方法

(57)【要約】

【課題】テストプログラムの作成を容易にし、且つ、検 査運用効率を改善することのできる半導体集積回路検査 装置およびその検査方法を実現する。

【解決手段】半導体集積回路検査装置101は、被試験 対象の半導体集積回路を装着するテストステーション1 14、および当該試験に関連する検査用のプログラムの 入力および検査結果の良否判定データ等の出力を行う入 出力装置115に対応して、内部データバス103を含 み、CPU102と、制御回路104、105および1 06と、テストパターン発生器107と、良否判定回路 108と、テスト電圧発生器109と、プログラム実行 制御手段110と、テストプログラム・メモリ(A)1 11と、プログラム分析手段112と、テストプログラ ム・メモリ(B) 113とを備えて構成される。



1

【特許請求の範囲】

【請求項1】 被試験対象の半導体集積回路に対応し て、主テストプログラムおよび少なくとも1つ以上の検 査工程における検査用副テストプログラムを格納するテ ストプログラム・メモリと、

前記テストプログラム・メモリより前記主テストプログ ラムを読み出して分析し、当該主テストプログラムに記 述されている少なくとも1つ以上の識別符号に準拠し て、当該識別符号単位の少なくとも1つ以上の識別符号 記述部を生成して出力するプログラム分析手段と、

前記テストプログラム・メモリより前記検査用副テスト プログラムを読み出して、当該検査用副テストプログラ ムに記述されている識別符号列の順序に基づいて、前記 プログラム分析手段より分析出力される少なくとも1つ 以上の識別符号記述部の実行手順を制御するプログラム 実行制御手段と、

前記プログラム実行制御手段による制御作用ならびに所 定の検査実行手段を介して、前記被試験対象の半導体集 積回路を実行する情報処理手段と、

を少なくとも備えて構成されることを特徴とする半導体 20 と、 集積回路検査装置。

【請求項2】 被試験対象の半導体集積回路の試験開始 に際して、予め外部の入出力装置を介して入力される少 なくとも1つ以上の識別符号を認識・解析して、当該解 析結果を出力する入力情報解析手段と、

前記被試験対象の半導体集積回路に対応する主テストプ ログラムおよび少なくとも1つ以上の検査工程における 検査用副テストプログラムを格納するテストプログラム

前記テストプログラム・メモリより前記主テストプログ 30 ラムを読み出して分析し、当該主テストプログラムに記 述されている少なくとも1つ以上の識別符号に準拠し て、当該識別符号単位の少なくとも1つ以上の識別符号 記述部を生成して出力するプログラム分析手段と、

前記入力情報解析手段より入力される前記1つ以上の識 別符号の解析結果を参照して、前記テストプログラム・ メモリより前記検査用副テストプログラムを読み出し、 当該識別符号の解析結果による識別符号列の順序に基づ いて、前記プログラム分析手段より分析出力される少な くとも1つ以上の識別符号記述部の実行手順を制御する 40 プログラム実行制御手段と、

前記プログラム実行制御手段による制御作用ならびに内 蔵される所定の検査実行手段を介して、前記被試験対象 の半導体集積回路を実行する情報処理手段と、

を少なくとも備えて構成されることを特徴とする半導体 集積回路檢查装置。

【請求項3】 前記テストプログラム・メモリが、前記 主テストプログラムを格納する第1のテストプログラム ・メモリと、

前記検査用副テストプログラムを格納する第2のテスト 50 御回路404、405および406と、テストパターン

プログラム・メモリとを備えて構成される請求項1また は請求項2記載の半導体集積回路検査装置。

【請求項4】 前記検査用副テストプログラムが、少な くとも、ウエハー検査用副テストプログラムと、製品検 査用副テストプログラムと、出荷検査用副テストプログ ラムとを含んで構成される請求項1または請求項2記載 の半導体集積回路検査装置。

【請求項5】 前記主テストプログラムが、複数の識別 符号を含み、当該複数の識別符号のそれぞれに対応し

10 て、被試験対象の半導体集積回路に対する端子設定条 件、印加信号波形条件、印加電圧条件および少なくとも 1つ以上の検査条件等が記述されて構成される請求項1 または請求項2記載の半導体集積回路検査装置。

【請求項6】 前記検査実行手段が、被試験対象の半導 体集積回路に対して、検査用の信号波形を生成して出力 するテストパタン発生器ならびに検査用の印加電圧を発 生して出力するテスト電圧発生器と、

前記情報処理手段の指示を受けて、前記テストパタン発 生器およびテスト電圧発生器の動作を制御する制御回路

前記被試験対象の半導体集積回路の検査結果の良否を判 定する良否判定回路、ならびに前記情報処理手段の指示 を受けて当該良否判定回路の動作を制御する制御回路

を備えて構成される請求項1または請求項2記載の半導 体集積回路檢查装置。

【請求項7】 複数品種の半導体集積回路のそれぞれに ついて、複数の製造工程ごとに異なる検査を実施する半 導体集積回路の検査方法において、

前記複数品種の半導体集積回路の各品種ごとに設定され ている複数の製造工程に共通して使用される主テストプ ログラムと、当該製造工程ごとに設定される複数の半導 体集積回路の品種において共通に使用される副テストプ ログラムとを用いて検査を行うことを特徴とする半導体 集積回路の検査方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体集積回路検査 装置およびその検査方法に関する。

[0002]

【従来の技術】従来の半導体集積回路検査装置の1例 (以下従来例と云う)の構成が図4に示される。本従来 例は、特開昭56-147445号公報に開示されてい る例であり、図4に示されるように、当該半導体集積回 路検査装置401は、被試験対象の半導体集積回路を装 着するテストステーション414、および当該試験に関 連する検査用のプログラムの入力および検査結果の良否 判定データ等の出力を行う入出力装置415に対応し て、内部データバス403を含み、CPU402と、制

発生器407と、良否判定回路408と、テスト電圧発 生器409と、テストプログラム・メモリ411とを備 えて構成されており、CPU401は、内部データバス 403を介して、制御回路404、405および40 6、テストプログラム・メモリ411および外部の入出 力装置415に接続され、また、制御回路404、40 5および406は、それぞれテストパタン発生器40 7、良否判定回路408およびテスト電圧発生器409 に接続されて、これらのテストパタン発生器407、良 否判定回路408およびテスト電圧発生器409を経由 10 伴ない、半導体集積回路の検査に要する時間が増大し して、外部のテストステーション414に接続されてい る。

【0003】図4において、本従来例の半導体集積回路 検査装置401により半導体集積回路を試験する場合に は、まず被試験対象の半導体集積回路の検査用のプログ ラム (以下、テストプログラムと云う)が、入出力装置 415より、内部データバス403を介してテストプロ グラム・メモリ411に読み込まれる。 このテストプロ グラムには、例えば、半導体集積回路検査装置401の 端子状態を設定する条件、被試験対象の半導体集積回路 20 に印加する信号波形および電圧条件、またはその他の検 査条件等がシーケンシャルに記述されている。被試験対 象の半導体集積回路をテストステーション414に装着 して測定が開始されると、CPU402により、テスト プログラム・メモリ411からは上記のテストプログラ ムが読み出され、当該テストプログラムが冒頭より逐次 実行されてゆく。その際には、テストパタン発生器40 7およびテスト電圧発生器409より、テストプログラ ムの内容、即ち被試験対象の半導体集積回路に印加する の試験条件が被試験対象の半導体集積回路に与えられ て、当該半導体集積回路の試験が行われる。この試験の 結果に対する良否の判定は、良否判定回路408におい て、前記テストプログラムに記述されている良否判定条 件に基づいて行われ、内部データバス403を介して入 出力装置415より外部に出力される。

[0004]

【発明が解決しようとする課題】上述した従来の半導体 集積回路検査装置においては、主要な製造工程ごとに独 立して実行される検査に対応して、それぞれの工程のテ ストプログラムが個別に設けられており、従って、1製 品に対して複数本のテストプログラムが必要とされてい る。しかも、これらのテストプログラムは、1本当り数 百乃至数千行の記述内容によって成立っており、当該テ ストプログラムの作成に当っては、多大の工数を必要と し、そのための管理作業が煩雑化するという欠点があ る。

【0005】また、これらのテストプログラムの内容と しては、検査項目自体については全工程において殆ど同 一内容となってはいるものの、半導体集積回路の製造工 50 析手段より入力される前記1つ以上の識別符号の解析結

程によっては、その1部が省略されていることもあり、 必ずしも1様ではない。しかも、このテストプログラム の実行運用に際しては、従来の半導体集積回路検査装置 の構成上の制約により、テストプログラムに格納されて いるメモリから逐次命令を読み出して処理するという単 純機能を有するのみであり、当該テストプログラム実行 時におけるソフトウェア運用上の自由度が少なく、これ に起因して、半導体集積回路の検査実行時の運用効率が 悪く、特に、近年における半導体集積回路の大規模化に て、検査コストが増大するという欠点がある。

【0006】本発明の目的は、当該従来の半導体集積回 路検査装置におけるテストプログラムの内容を見直して 検査実体の合理化を図り、検査コストを削減して検査効 率のよい半導体集積回路検査装置、および対応する半導 体集積回路の検査方法を実現することにある。

[0007]

【課題を解決するための手段】第1の発明の半導体集積 回路検査装置は、被試験対象の半導体集積回路に対応し て、主テストプログラムおよび少なくとも1つ以上の検 査工程における検査用副テストプログラムを格納するテ ストプログラム・メモリと、前記テストプログラム・メ モリより前記主テストプログラムを読み出して分析し、 当該主テストプログラムに記述されている少なくとも1 つ以上の識別符号に準拠して、当該識別符号単位の少な くとも1つ以上の識別符号記述部を生成して出力するプ ログラム分析手段と、前記テストプログラム・メモリよ り前記検査用副テストプログラムを読み出して、当該検 査用副テストプログラムに記述されている識別符号列の 試験用の信号波形条件および電圧条件等に従って、所望 30 願序に基づいて、前記プログラム分析手段より分析出力 される少なくとも1つ以上の識別符号記述部の実行手順 を制御するプログラム実行制御手段と、前記プログラム 実行制御手段による制御作用ならびに所定の検査実行手 段を介して、前記被試験対象の半導体集積回路を実行す る情報処理手段と、を少なくとも備えて構成されること を特徴としている。

> 【0008】また、第2の発明の半導体集積回路検査装 置は、被試験対象の半導体集積回路の試験開始に際し て、予め外部の入出力装置を介して入力される少なくと も1つ以上の識別符号を認識・解析して、当該解析結果 を出力する入力情報解析手段と、前記被試験対象の半導 体集積回路に対応する主テストプログラムおよび少なく とも1つ以上の検査工程における検査用副テストプログ ラムを格納するテストプログラム・メモリと、前記テス トプログラム・メモリより前記主テストプログラムを読 み出して分析し、当該主テストプログラムに記述されて いる少なくとも1つ以上の識別符号に準拠して、当該識 別符号単位の少なくとも1つ以上の識別符号記述部を生 成して出力するプログラム分析手段と、前記入力情報解

5

果を参照して、前記テストプログラム・メモリより前記 検査用副テストプログラムを読み出し、当該識別符号の 解析結果による識別符号列の順序に基づいて、前記プロ グラム分析手段より分析出力される少なくとも1つ以上 の識別符号記述部の実行手順を制御するプログラム実行 制御手段と、前記プログラム実行制御手段による制御作 用ならびに内蔵される所定の検査実行手段を介して、前 記被試験対象の半導体集積回路を実行する情報処理手段 と、を少なくとも備えて構成されることを特徴としてい る。

【0009】なお、前記第1および第2の発明におい て、前記テストプログラム・メモリは、少なくとも、前 記主テストプログラムを格納する第1のテストプログラ ム・メモリと、前記検査用副テストプログラムを格納す る第2のテストプログラム・メモリとを備えて構成して もよく、また、前記検査用副テストプログラムは、ウエ ハー検査用副テストプログラムと、製品検査用副テスト プログラムと、出荷検査用副テストプログラムとを含ん で構成してもよい。また、前記主テストプログラムに は、複数の識別符号を含み、当該複数の識別符号のそれ 20 プログラム・メモリ(B)113に接続されている。 ぞれに対応して、被試験対象の半導体集積回路に対する 端子設定条件、印加信号波形条件、印加電圧条件および 少なくとも1つ以上の検査条件等を記述して構成するよ うにしてもよく、前記検査実行手段は、被試験対象の半 導体集積回路に対して、検査用の信号波形を生成して出 力するテストパタン発生器ならびに検査用の印加電圧を 発生して出力するテスト電圧発生器と、前記情報処理手 段の指示を受けて、前記テストパタン発生器およびテス ト電圧発生器の動作を制御する制御回路と、前記被試験 対象の半導体集積回路の検査結果の良否を判定する良否 30 判定回路、ならびに前記情報処理手段の指示を受けて当 該良否判定回路の動作を制御する制御回路と、を備えて 構成してもよい。

【0010】更に、第3の発明の半導体集積回路の検査 方法は、複数品種の半導体集積回路のそれぞれについ て、複数の製造工程ごとに異なる検査を実施する半導体 集積回路の検査方法において、前記複数品種の半導体集 積回路の各品種ごとに設定されている複数の製造工程に 共通して使用される主テストプログラムと、当該製造工 程ごとに設定される複数の半導体集積回路の品種におい て共通に使用される副テストプログラムとを用いて検査 を行うことを特徴としている。

[0011]

【発明の実施の形態】次に、本発明について図面を参照 して説明する。

【0012】図1は第1の発明の1実施形態を示すブロック図である。図1に示されるように、本実施形態の半符号(1)、 導体集積回路検査装置101は、被試験対象の半導体集 積回路を装着するテストステーション114、および当号(1)、 該試験に関連する検査用のプログラムの入力および検査50されている。

結果の良否判定データ等の出力を行う入出力装置115 に対応して、内部データバス103を含み、CPU10 2と、制御回路104、105および106と、テスト パターン発生器107と、良否判定回路108と、テス ト電圧発生器109と、プログラム実行制御手段110 と、テストプログメラム・メモリ(A)111と、プロ グラム分析手段112と、テストプログラム・メモリ (B) 113とを備えて構成されている。CPU101 は、内部データバス103を介して、制御回路104、 10 105および106、プログラム実行制御手段110お よび外部の入出力装置115に接続されており、制御回 路104、105および106は、それぞれテストパタ ン発生器107、良否判定回路108およびテスト電圧 発生器109に接続されて、これらのテストパタン発生 器107、良否判定回路108およびテスト電圧発生器 109を介して、外部のテストステーション114に接 続されている。また、プログラム実行制御手段110 は、テストプログラム・メモリ (A) 111に接続され るとともに、プログラム分析手段112を介してテスト 【0013】次に、本実施形態の動作について説明す る。なお、1例として、テストプログラムが、図2 (a)、(b)、(c)および(d)に示されるよう に、主テストプログラム200 (図2(a)参照)、ウ ェハー検査用副テストプログラム(以下、ウェハー用副 テストプログラムと云う)206(図2(b)参照)、 製品検査用副テストプログラム(以下、製品用副テスト プログラムと云う) 207 (図2 (c) 参照) および出 荷検査用副テストプログラム(以下、出荷用副テストプ ログラムと云う) 208 (図2 (d) 参照) により構成 されているものとする。主テストプログラム200に は、図2に示されるように、記述部として、被試験対象 の半導体集積回路に対する印加信号波形条件201、印 加電圧条件202、または製品規格を基に規定される各 検査工程における検査良否判定値を含む検査条件(1) 203、検査条件(2)204および検査条件(3)2 05等が記述されており、これらの記述部の先頭箇所に は、それぞれ識別符号(1)、識別符号(2)、識別符 号(3)、識別符号(4)および識別符号(5)が付与 されている。また、各副テストプログラムには、その検 査内容に応じて、それぞれ主テストプログラム200に 記述されている識別符号が適宜記述されているが、図2 (b)、(c)および(d)には、1例として、ウェハ ー用副テストプログラム206においては、識別符号 (1)、識別符号(2)および識別符号(3)が記述さ れており、製品用副テストプログラム207には、識別 符号(1)、識別符号(2)および識別符号(4)が記 述され、出荷用副テストプログラム208には、識別符 号(1)、識別符号(2)および識別符号(5)が記述

【0014】本実施形態においては、被試験対象の半導 **体集積回路について、Φウェハー状態において行う検** 査、**②製品化された状態において行う検査および③製品** 出荷時に行う最終検査を含む3工程による検査が行われ るものとする。始めに、ウェハーの状態における検査を 行う際には、まず被試験対象の半導体集積回路の主テス トプログラム200が、入出力装置115および内部デ ータバス103を介してテストプログラム・メモリ (B) 113に読み込まれる。また、ウェハー検査用テ ストプログラムであるウェハー用副テストプログラム2 10 06は、同じく入出力装置115および内部データバス 103を介してテストプログラム·メモリ(A)111 に読み込まれる。この状態において、制御回路104、 105および106、テストパタン発生器107、テス ト電圧発生器109および良否判定回路108の動作を 介して、上記のテストプログラムがCPU102により 実行され、テストステーション114に装着されている ウェハー上の被試験対象の半導体集積回路に対するウェ ハー検査が行われる。その際には、テストプログラム・ メモリ (B) 113 に格納されている主テストプログラ ム200は、プログラム分析手段112により、当該主 テストプログラム200に記述されている識別符号 (1)、(2)、(3)、(4)および(5)に従っ て、識別符号単位ごとに、識別符号(1)記述部、識別 符号(2)記述部、識別符号(3)記述部、識別符号 (4)記述部および識別符号(5)記述部という5つの 記述部に分解される。また、テストプログラム・メモリ (A) 111に格納されているウェハー用副テストプロ グラム206は、プログラム実行制御手段110により 読み出されて、当該副プログラムに記述されている識別 30 符号列に従って、識別符号(1)記述部→識別符号 (2)記述部→識別符号(3)記述部の順に、逐次プロ

【0015】次に、上記の動作内容について具体的に説明する。今、前記識別符号を、任意の文字列をコロン(:)で囲んで表わすものとし、図2(a)に示される主テストプログラム200内の各識別符号に対して、下記のように、具体的なテストプログラムが、5行の記述により構成されているものとする。

[0016]

グラムが実行される。

識別符号(1) : A:PINI=CMP 識別符号(2) : B:VDD=5V 識別符号(3) : C:LMT=3.5V 識別符号(4) : D:LMT=4.0V 識別符号(5) : E:LMT=4.5V また、副テストプログラムの場合には、例えばで

また、副テストプログラムの場合には、例えばウェハー 用副テストプログラム206については、図2(b)に 示されるウェハー用副テストプログラム206に内の各 識別符号に対して、下記のように、具体的なテストプロ グラムが、3行の記述により構成されている。 [0017]

識別符号(1) : A: 識別符号(2) : B: 識別符号(3) : C:

: C: プログラムの実行に当っては、まず、テストプログラム メモリ(B)113に格納されている主テストプログ ラム200が、識別符号(1)の「:A:PINI=C MP」から順番に、逐次プログラム分析手段112に読 み込まれる。そして、当該読み込まれた内容が逐次分析 されて、「: (コロン)」で囲まれている文字列、この 例においては「:A:PINI=CMP」が、一つの単 位として認識される。このような作業が各識別符号に対 して順次行われて その結果として、当該主テストプロ グラム200は、「: A:」、「: B:」、「: C:」、「:D:」および「:E:」という、5つの識 別符号を持つテストプログラム単位に分解される。そし て、このプログラム分析手段112による分析結果は、 プログラム実行制御手段110に伝達される。また、同 様に、テストプログラム・メモリ (A) 111 に格納さ れているウェハー用副テストプログラム206も、プロ グラム実行制御手段110に読み出されて、読み出され た識別符号列、識別符号(1)、(2)および(3)に 従って、「: A:」、「: B:」および「: C:」の順 番通りに、先に識別符号単位に分解されていたテストプ ログラムが組み立てられる。そして、そのプログラムの 内容が、内部データバス103を介してCPU102に 取り込まれて、逐次実行に移されてゆく。このテストプ ログラムの内容に応じて、被試験対象の半導体集積回路 に対する信号および電圧が印加されて、所定の試験が行 われる過程については、従来例の場合と同様である。ま た、当該半導体集積回路の試験による良否の判定につい ても、主テストプログラム200に含まれる検査条件 (1) 203に対応する「: C: LMT=3.5V」に 基づいて、良否判定回路108により行われる。 【0018】このような手順により実行される半導体集 **積回路の検査については、次工程にて行う製品化された** 状態において行う半導体集積回路の検査においても同様 である。この場合には、主テストプログラム200が、 入出力装置115および内部データバス103を介して 40 テストプログラム・メモリ (B) 113に読み込まれ、 製品検査用テストプログラム207は、同じく入出力装 置115および内部データバス103を介してテストプ ログラム・メモリ (A) 111に読み込まれる。この状 態において、制御回路104、105および106、テ ストパタン発生器107、テスト電圧発生器109およ び良否判定回路108の動作を介して、上記のテストプ ログラムがCPU102により実行され、テストステー ション114に装着されているウェハー上の被試験対象

の半導体集積回路に対する製品検査が行われる。その際

50 には、テストプログラム・メモリ(B)113に格納さ

れている主テストプログラム200は、プログラム分析 手段112により、当該主テストプログラム200内の 識別符号(1)、(2)、(3)、(4)および(5) に従って、識別符号単位ごとに、識別符号(1)記述 部、識別符号(2)記述部、識別符号(3)記述部、識別符号(4)記述部および識別符号(5)記述部という 5つの記述部に分解される。また、テストプログラム・ メモリ(A)111に格納されている製品用副テストプ

ログラム207は、プログラム実行制御手段110により読み出されて、当該副プログラムに記述されている識 10 別符号列に従って、識別符号(1)記述部→識別符号

(2)記述部→識別符号(4)記述部の順に、逐次プログラムが実行される。

【0019】そして、最終工程の製品出荷直前における 半導体集積回路の検査についても全く同様である。主テストプログラム200および出荷用副テストプログラム 208を用いることにより、これらのテストプログラム に記述されている識別符号に従って、識別符号(1)記 述部→識別符号(2)記述部→識別符号(5)記述部の 順に逐次実行される。この細部については、前述のウェ 20 ハー検査および製品検査の場合と同様であり、重複を避 けるために説明は省略する。

【0020】以上、説明したように、全工程に共通の主 テストプログラム200と、検査内容に即して、当該主 テストプログラム200に記述されている識別符号のみ を、対応する副テストプログラムに記述し、これらのプ ログラムを各工程ごとに一本化することにより、1製品 のテストプログラムの総量が大幅に削減される。即ち、 従来、各工程において重視されている同一の検査内容の 記述を省略することが可能となる。これにより、全工程 30 の検査内容を1本のテストプログラムに纏めることがで き、各工程の検査は、識別符号の羅列によって規定され 実行されるために、従来、各工程において重複されてい る部分を考慮することが不要となり、テストプログラム の作成および評価時における時間が大幅に短縮化され る。また、各工程の検査内容も容易に把握することがで きるようになるので、テストプログラムの管理が簡単と なり、検査内容の見直しおよび修正等に要する工数も低 減されて、半導体集積回路の検査の合理化を容易に行う ことが可能となる。

【0021】次に、第2の発明の1実施形態について説明する。図3は、当該実施形態を示すブロック図である。図3に示されるように、本実施形態の半導体集積回路校査装置301は、被試験対象の半導体集積回路を装着するテストステーション314、および当該試験に関連する検査用のプログラムの入力および検査結果の良否判定データ等の出力を行う入出力装置315に対応して、内部データバス303を含み、CPU302と、制御回路304、305および306と、テストパターン発生器307と、良否判定回路308と、テスト電圧発

10

生器309と、プログラム実行制御手段310と、テス トプログラム・メモリ (A) 311と、プログラム分析 手段312と、テストプログラム・メモリ(B)313 と、入力情報解析手段316とを備えて構成される。C PU301は、内部データバス303を介して、制御回 路304、305および306、プログラム実行制御手 段310および外部の入出力装置315に接続されてお り、制御回路304、305および306は、それぞれ テストパタン発生器307、良否判定回路308および テスト電圧発生器309に接続されて、これらのテスト パタン発生器307、良否判定回路308およびテスト 電圧発生器309を介して、外部のテストステーション 314に接続されている。また、プログラム実行制御手 段310は、テストプログラム・メモリ (A) 311に 接続されるとともに、プログラム分析手段312を介し てテストプログラム・メモリ(B)313に接続され、 更に新しく付加されている入力情報解析手段316に接 続されている。なお、第1の実施形態との相点は、本実 施形態には、上記の入力情報解析手段316が新たに含 まれていることである。

【0022】次に、本実施形態の動作について説明する。なお、テストプログラムの例としては、第1の発明の1実施形態の場合と同様に、図2(a)、(b)、(c)および(d)に示されるように、主テストプログラム200、ウェハー用副テストプログラム206、製品用副テストプログラム207、よび出荷用副テストプログラム208により構成されているものとする。また、被試験対象の半導体集積回路についての試験工程としては、同じく第1の発明の1実施形態の場合と同様に、Φウェハー状態において行う検査、②製品化された状態において行う検査および③製品出荷時に行う最終検査を含む3工程による検査が行われるものとする。【0023】本実施形態においては、実際にこれらの検査が検査工場などにおいて行われる以前の段階におい

全が快食工場などにおいて行われる以前の段階において、まず、その検査に用いられる主テストプログラム200を作成し、その動作を確認して、問題のないことを予め確認するためのテストプログラム評価または単に評価と称する作業が必要である。その際に、第1の発明の1実施形態の場合と同様に、副テストプログラムを複数準備し、そのテストプログラム評価を行うことも可能であるが、実際の評価時においては、テストプログラムの内容を適宜に組み替えたり、その一部分のみの動作確認を行うことがあったりするために、一々副テストプログラムを作成することには煩雑な作業が伴なうことになる。本実施形態においては、その煩雑さを回避するために、入出力装置315から、識別符号を直接入力することができるようにしてあり、そのための手段として、上記の入力情報解析手段316が設けられている。

御回路304、305および306と、テストパターン 【0024】入出力装置315より入力される識別符号 発生器307と、良否判定回路308と、テスト電圧発 50 は入力情報解析手段316に入力されて、その内容が解

析され、当該解析結果による識別符号はプログラム実行 制御手段310に読み込まれる。入出力装置315は、 例えば一般的にディスプレイとキーボードから構成され ているが、当該キーボードより、識別符号列、例え ば「:A:」が入力されると、この識別符号列は入力情 報解析手段316に伝達されて、当該入力情報が識別符 号列であることが認識される。そして、当該識別符号列 は、上述のようにプログラム実行制御手段310に読み 込まれる。プログラム実行制御手段310に伝達された 識別符号列は、被試験対象の半導体集積回路の検査に対 10 および修正に要する工数を削減することも可能となっ 応して、予め、その順番が分析されており、主テストプ ログラムの該当する識別符号記述部の内容が実行され る。例えば、入出力装置315より、識別符号列が、識 別符号(1)、識別符号(2)、識別符号(3)の順で 入力される場合には、検査の実行時においては、識別符 号(1)記述部→識別符号(2)記述部→識別符号

(3) 記述部という順番で検査が実行される。即ち、本 実施形態においては、識別符号を直接入出力装置から入 力することにより、テストプログラム評価時に、1組の 識別符号記述部(一般に、識別符号(1)記述部、識別 20 符号(2)記述部、識別符号(3)記述部、………、 識別符号(n)記述部)の動作確認等が容易になり、テ ストプログラム評価作業の自由度が大幅に拡大されると ともに、テストプログラムの内容の把握も容易になり、 評価時間を著しく短縮することができるという利点があ

【0025】なお、上述した第1および第2の発明の実 施形態に対応して、第3の発明の半導体集積回路の検査 方法においては、通常行われている複数品種の半導体集 積回路の複数の製造工程に対応して、各製造工程ごと に、それぞれ異なる検査を行う検査方法において、複数 品種ごとに設定される複数の製造工程に対して共通する 主テストプログラムと、各製造工程ごとに設定される複 数の品種に対して共通する副テストプログラムとを用い て検査を行うことに顕著な特徴がある。この検査方法に よる効果については既に上述したとうりである。

[0026]

【発明の効果】以上説明したように、本発明は、テスト プログラムにおいて、主テストプログラムの内容を、各 製造工程に対応する副テストプログラムに記述されてい 40 る識別符号により制御することを可能とすることによ り、1製品ごとに対応している個別のテストプログラム の数量を大幅に削減して、製造工程全般に亘る検査内容 を1本のテストプログラムにより纏めることが可能とな り、これにより、テストプログラム作成工数ならびに管 理工数を著しく低減することが可能になるという効果が

ある。

【0027】また、外部の入出力装置から前記識別符号 を入力して、前記主テストプログラムに対する記述内容 の制御を可能とすることにより、テストプログラム評価 作業に対する自由度が大幅に増大され、これにより、テ ストプログラムの作成および評価に要する時間が大幅に 短縮されるとともに、各製造工程における検査内容を把 握することが容易になり、且つ、テストプログラムの管 理も簡易化されて、半導体集積回路の検査内容の見直し て、半導体集積回路検査の合理化を実現することができ るという効果がある。

12

【図面の簡単な説明】

【図1】本発明の第1の実施形態を示すブロック図であ **S**.

【図2】 本発明におけるテストプログラムの構成例を示 す図である。

【図3】本発明の第2の実施形態を示すブロック図であ

【図4】従来例を示すブロック図である。

【符号の説明】

101, 301, 401 半導体集積回路検査装置

102, 302, 402 CPU

103, 303, 403 内部データバス

104~106, 304~306, 404~406 制御回路

107, 307, 407 テストパタン発生器

108, 308, 408 良否判定回路

109, 309, 409 テスト電圧発生器

30 110, 310 プログラム実行制御手段

111, 311 テストプログラム・メモリ(A)

112, 312 プログラム分析手段

113,313 テストプログラム·メモリ(B)

114, 314, 414 テストステーション

115、315、415 入出力装置

200 主テストプログラム

印加信号波形条件 201

202 印加電圧条件

203 検査条件(1)

204 検査条件(2)

205 検査条件(3)

206 ウェハー用副テストプログラム

207 製品用副テストプログラム

208 出荷用副テストプログラム

316 入出力情報解析手段

411 テストプログラム・メモリ

